طراحی و تحلیل پارامتری تقویت کننده عملیاتی در تکنولوژی های CMOS و CNFET
 فهرست مطالب چکیده.. 1 فصل اول:کلیات تحقیق 1- بیان مسئله و ضرورت انجام تحقیق.. 3 1-1 تکنولوژی های مورد استفاده.. 5 1-1-1 نانولوله های کربنی. 5 1-1-2نانو سیم های سیلیکونی. 6 فصل دوم: مروری بر تحقیقات انجام شده 2-1 ساختار ترانزیستور مبتنی بر نانولوله کربنی.. 11 2-2 کاربرد نانولوله کربنی در نانو الکتریک.. 13 2-3 روشهای تولید و رشد نانولوله کربنی.. 14 2-4 ترانزیستورهای اثر میدانی مبتنی بر نانولوله های کربنی.. 16 2-4-1روال ساخت ترانزیستورهای مبتنی بر نانولوله های کربنی. 18 2-5مزایای استفاده از ترانزیستورهای مبتنی بر نانو لوله های کربنی 19 2-6 چالش های استفاده از ترانزیستورهای مبتنی بر نانولوله های کربنی 20 2-6-1 تغییر پذیری در قطر نانولوله های کربنی.. 21 2-6-2 تراکم بسته بندی نانولوله ها.. 23 2-6-3 فاصله بین نانولوله های کربنی مجاور و تغییر پذیری آن.. 24 2-6-4 نامرتبی در نانو لوله ها.. 24 2-6-5 وجود اتصالات SB بین سورس و درین و نانولوله ها.. 24 2-6-6 رشد ناخواسته فلز در نانو لوله ها.. 25 فصل سوم: روش تحقیق 1- مقدمه.. 27 3-1op-amp دو طبقه. 28 3-1-1 بهره حلقه باز فرکانس پایین AOLDC. 30 3-2-1 نرخ مد مشترک ورودی.. 31 3-1-3 توان مصرفی.. 32 3-1-4سویینگ خروجی.. 32 3-1-5آفست.. 32 3-2جبران سازی op-amp. 33 3-1-2حذف صفر. 43 3-2-2 جبران سازی برای عملکردهای با سرعت بالا.. 45 3-3سرعت تغییرات خروجی (Slew Rate). 51 3-4 CMRR 53 3-5PSRR. 55 3-6 خلاصه مقادیر cmos op-amp. 57 فصل چهارم: نتایج 4-1 ساختار مبتنی بر ترانزیستورهای نانولوله کربنی.. 60 4-2 cnfet op-amp دو طبقه.. 62 4-3 بهره حلقه باز cnfet op-amp. 64 4-4 پاسخ فرکانسی cnfet op-amp. 65 4-5 پاسخ پله cnfet op-amp. 66 4-6 شبیه سازی CMRR در cnfet op-amp. 67 4-7 خلاصه پارامترهای cnfet op-amp. 68 فصل پنجم:بحث و نتیجه گیری 5-1 مقایسه پارامترهای cmos&cnfet op-amp..............................................................................................................70 5-2 نتیجه گیری.....................................................................................................................................................................70 5-3 کارهای آینده ................................................................................................................................................................71 منابع.. 72 چکیده انگلیسی.. 78 فهرست جدول ها عنوان صفحه جدول 3-1 پارامترهای نوعی برای طراحی آنالوگ با استفاده از فرایند short CHANNEL CMOS30 جدول 3-2 خلاصه پارامترهای CMOS OP-AMP58 جدول 4-1 پارامترهای نوعی برای طراحی آنالوگ با استفاده از فرایند cnfet &stanford model63 جدول 4-2خلاصه پارامترهایcnfet op-amp68 جدول 4-3 مقایسه پارامترهای cmos &cnfet op-amp68 فهرست شکل ها شکل1-1.نانو لوله کربنی تک دیواری5 شکل 1-2-الف. ترانزیستوراثرمیدانیمبتنیبرنانوتیوببا استفادهازساختار back gate6 شکل 1-2-ب. ترانزیستوراثرمیدانیمبتنیبرنانوتیوببا استفادهازساختار gatetop6 شکل1-3. ترانزیستوراثرمیدانیمبتنیبرنانوسیمسیلیکونی9 شکل 2-1. نمایش مصور از نانولوله تک جداره با آرایه متقارن12 شکل 2-2. یکنانولوله یکربنیکهتوسطغلطاندنیکورقه یگرافیت بدستآمده13 شکل 2-3. ساخت نانولوله کربن به روش CVD15 شکل 2-4-الف.ساختارترانزیستورمبتنیبرنانولولههایکربنی نوع SB16 شکل2-4-ب.ساختارترانزیستورمبتنیبرنانولوله هایکربنی نوعMOSFET16 شکل 2-5-الف. ناحیههدایتترانزیستورمبتنیبرنانولوله هایکربنینوعSB17 شکل 2- 5-ب. ناحیههدایتترانزیستورمبتنیبرنانولوله هایکربنی نوعMOSFET17 شکل 2-6-الف. رشدحرارتیSiO2 بررویویفرسیلیکون19 شکل 2-6-ب. کشیدنالگویبرایتنظیمنشانه ها19 شکل 2-6-ج. بازکردنپنجره هایضدنور19 شکل 2-6-د. رسوبکاتالیزور19 شکل 2-6-ه. خوردگیمادهضدنور19 شکل 2-6-و. رشدنانولوله هابهروشCVD19 شکل 2-6-ز. ساختالکترودهایفلزی19 شکل 2-6-ح. ساختپشتهبالایگیتکهشاملوفلزگیتمیشود19 شکل 2-6-ط. ناخالصسازیCNT19 شکل 3-1.بلوک دیاگرام op-amp دو طبقه با بافر خروجی27 شکل 3-2.op-amp دو طبقه بیس29 شکل 3-3-الف.منحنی انتقال DC برای op-amp شکل 2-331 شکل 3-3-ب. بهره (مشتق الف)31 شکل 3-4-الف. نمایش چگونگی ایجاد ولتاژ آفست برگشتی به ورودی33 شکل 3-4-ب. مدل کردن آفست33 شکل 3-5. بلوک دیاگرام سطح op-amp33 شکل 3-6. مثالی از فیدبک در op-amp36 شکل 3-7. پیکر بندی ولتاژ فالوئر ،مثالی از تقویت کننده حلقه بسته با ضریب فیدبکی یک36 شکل 3-8. مدل مورد استفاده برای تخمین پهنای باند در یک تقویت کننده cmos36 شکل 3-9. محاسبه پاسخ فرکانسی op-amp38 شکل 3-10. پیکر بندی مدار مورد استفاده برای شبیه سازی پاسخ فرکانسی حلقه باز39 شکل 3-11. پاسخ فرکانسی حلقه باز op-amp شکل 3-940 شکل 3-12. افزایش مقدار خازن جبران ساز به 2.4pf41 شکل 3-13. پاسخ پله ضعیف op-amp با وجود صفر42 شکل 3-14. اضافه کردن مقاومت حذف صفر در op-amp شکل 3-942 شکل 3-15. پاسخ پله مناسب op-amp در غیاب صفر43 شکل 3-16. مستقل کردن فرایند مقاومت حذف صفر44 شکل 3-17. استفاده از یک تقویت کننده برای کم اثر کردن سیگنال فوروارد44 شکل 3-18. فیدبک کردن یک جریان به طور غیر مستقیم جهت جلوگیری از صفر RHP45 شکل 3-19. مدل مورد استفاده برای تخمین پهنای باند با جریان فیدبک غیر مستقیم46 شکل 3-20. شبیه سازی اپ امپ شکل 3-9 با استفاده از جبران سازی غیر مستقیم در شکل 3-1848 شکل 3-21. پاسخ پله اپ امپ شکل 3-18 با پاسخ فرکانسی شکل 3-2049 شکل 3-22. پیاده سازی جبران سازی فیدبک غیر مستتقیم بدون توان مصرفی اضافه در اپ امپ دو طبقه50 شکل 3-23-الف. پاسخ پله اپ امپ شکل 3-22 با بار خازنی 100Ff50 شکل 3-23-ب. پاسخ فرکانسی اپ امپ شکل 3-22 با بار خازنی 100Ff51 شکل 3-24. عملکرد سیگنال بزرگاپ امپ شکل 3-952 شکل 3-25. عملکرد سیگنال بزرگاپ امپ شکل 3-2254 شکل 3-26. مدار مورد استفاده برای شبیه سازی CMRR54 شکل 3-27. op-amp توپولوژی معکوس55 شکل 3-28-الف. مدار تست برای تعیین PSRR56 شکل 3-28-ب. بهره حلقه باز56 شکل 3-28-ج. بهره از سیگنال Ac در VDD به خروجی56 شکل 3-28-د. بهره از سیگنال AC در زمین به خروجی56 شکل 4-1. ساختارسهبعدیترانزیستورمبتنیبرنانولولهکربنیبا4 نانولولهکربنیبهعنوانکانال60 شکل 4-2-الف. منحنی انتقال DC برای cnfet op-amp64 شکل 4-2-ب. بهره (مشتق) AOLDC64 شکل 4-3. پاسخ فرکانسی cnfet op-amp65 شکل 4-4. پاسخ پله بسیار خوب cnfet op-amp66 شکل 4-5. نمایش CMRR در cnfet op-amp67 شکل 4-6. عملکرد سیگنال بزرگ cnfet op-amp67 1.بیان مسئله و ضرورت انجام تحقیق درسال1965گوردونمورپیشبینیکردکهتعدادترانزیستورهایروییکتراشهدرهردوسال،دوبرابرخواهد شد [1]. در سالهای نه چندان دور اخیر ،دانشمندان و محققان به این حقیقت رسیده اند که نانولوله های کربنی یکی از مهمترین نشانه های انقلاب تکنولوژی نانو هستند.در ابعاد پایین،ساختارهای نانو از قبیل نقاط کوانتومی ،نانوسیم ها و نانولوله های کربنی وییگیهای منحصر به فردی دارند که آنها را کاندیدای نوظهوری برای کاربردهای تکنولوژیکی پیشرفنه در آینده تبدیل نموده است.نانولوله های کربنی ویژگی منحصر به فردی به عموان یکی از اندک سیستم هایی که اندازه آزمایشگاهی افزاره ممکن است به مدل های با ابعاد اتمی برسد و با پیشبینی ها تطبیق پیدا کند می باشند ،بنابراین تایید نتایج روشهای محاسباتی و طراحی تئوری با نتایج آزمایشگاهی محقق می گردد.این افزاره های در مقیاس نانو اغلب ویژگیهای نامحدودی دارند ولی طراحی افزاره ها و مدارات نانوبعدی ،بدون محدودیت نیست.مقیاس کردن در توپولوژی مبتنی بر سیلیکون دارای محدودیت های جدی وابسته به تکنولوژی ساخت و عملکرد افزاره است. پیشبینی هاتوسط[1] ITRS نشانمیدهدکهمقیاسکردنCMOSدر حدودسال 2018 بارسیدنبهعرضکانال20نانومتربهپایانخواهدرسید[2]. حتیرسیدنبهاندازه22 نانومترهمبهمشکلاتحلنشدهزیادیبرخوردمیکندکهمهمترینآنهاتوان مصرفی )بهویژهجریانهاینشتی2 (،تغییراتفرآیندساخت3، مشکلاتقابلیتاطمینان4وافزایشهزینهساختاست. مقیاس کردنترانزیستورها،کمشدنتواناییبرایتحملتغییراتپروسهساخترابههمراهدارد. باکوچکترشدنترانزیستورهااتمهایکمتریقطعاتمختلفرامیسازند. کمبودقابلیتپیشبینی،فرآیند طراحیراپیچیدهکردهوباادامهکاهشابعادتکنولوژی، اینپیچیدگیبیشترهممیشود .[3] بزرگترینمشکلبرایکاهشابعادترانزیستورها،مسائلمربوطبهاقتصاداست. هزینهساختبهصورتنماییدرحالافزایشبودهوهمزمانبا افزایشنماییتعدادترانزیستورهادرحالافزایشاست. این افزایشدرواقعبهدلیلاستفادهازروشساختبالابهپایین درطراحیمدارهایمجتمعاست. اینبدانمعناستکهلایه ها روییکویفرسیلیکونیاضافهمیشوندکهنیازمندهزارانمرحله،قبلازساختکاملمداراست. باوجودآنکهاین فرآیندامکانساختمدارهاوسیستمهایقابلاطمینانرابهمامیدهد،کاهشابعاد،تولیدماسکهایقابلاطمینانرا بسیارگرانمیکند[4]. |
